PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-214836

(43) Date of publication of application: 15.08.1997

(51)Int.CI.

HO4N 5/335 HO4N 5/225

(21)Application number: 08-021082

(71)Applicant: OLYMPUS OPTICAL CO LTD

(22)Date of filing:


07.02.1996

(72)Inventor: KAKINUMA MINORU

(54) IMAGE PICKUP DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To facilitate adjustment of view angle and focusing before image pickup by providing a specific image pickup element, a specific drive section, 1st and 2nd memories and a display output section. SOLUTION: An image pickup element 14 reads data of a prescribed picture element among all picture elements. A drive section 13 controls driving of the image pickup element 14 selectively in the block mode to scan picture elements in a prescribed block among all the picture elements of the image pickup element 14 or in the skip mode to scan all the picture elements interleaved for specific picture elements at processing interleave rate. An entire display memory 17 stores data read in the skip mode form the image pickup element 14. A partial magnification display memory 18 stores data read in the block mode from the image pickup element 14. A display output section 19 converts the data stored in the memories 17, 18 into data so as to be displayed as separate images on one monitor and outputs the resulting data.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-214836

(43)公開日 平成9年(1997)8月15日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
H04N	5/335			H04N	5/335	E	
	5/225				5/225	Z	


		審査請求	未請求 請求項の数3 OL (全 17 頁)		
(21)出願番号	特顯平8-21082	(71)出願人	000000376 オリンパス光学工業株式会社		
(22)出顧日	平成8年(1996)2月7日	(70) % uti -t-	東京都渋谷区幡ヶ谷2丁目43番2号		
		(72)発明者	柿沼 実 東京都渋谷区幡ヶ谷2丁目43番2号 オリ ンパス光学工業株式会社内		
		(74)代理人	弁理士 鈴江 武彦		

(54)【発明の名称】 摄像装置

(57)【要約】

【課題】 撮影前の画角合わせやピント合わせをより容 易に行えるようにする。

【解決手段】 本発明の撮像装置は、光電変換面に形成 された全画素のうちの所定の画素のデータを読み出すこ とが可能な撮像素子14と、上記撮像素子14における 全画素のうち、所定のブロック内の画素を走査するため のブロックモードと全画素について所定の間引き率で特 定の画素を間引いて走査するためのスキップモードとを 切り換えて上記撮像素子14を駆動制御することが可能 な駆動部13と、上記撮像素子14からスキップモード で読み出されたデータを記憶する全体表示メモリ17 と、上記撮像素子14からブロックモードで読み出され たデータを記憶する部分拡大表示メモリ18と、上記第 1および第2のメモリ17,18に記憶された各データ を一つのモニタ上で別々の画像として表示可能な如くデ ータ変換して出力する表示出力部19と、を備えたもの となっている。



30

1

【特許請求の範囲】

【請求項1】光電変換面に形成された全画素のうちの所定の画素のデータを読み出すことが可能な撮像素子と、上記撮像素子における全画素のうち、所定のブロック内の画素を走査するためのブロックモードと全画素について所定の間引き率で特定画素を間引いて走査するためのスキップモードとを切り換えて上記撮像素子を駆動制御することが可能な駆動部と、

上記撮像素子からスキップモードで読み出されたデータ を記憶する第1のメモリと、

上記撮像素子からブロックモードで読み出されたデータ を記憶する第2のメモリと、

上記第1および第2のメモリに記憶された各データを一つのモニタ上で別々の画像として表示可能な如くデータ変換して出力する表示出力部と、

を備えたことを特徴とする撮像装置。

【請求項2】光電変換面に形成された全画素のうちの所定の画素のデータを読み出すことが可能な撮像素子と、上記撮像素子における全画素のうち、所定のブロック内の画素を走査するためのブロックモードと全画素について所定の間引き率で特定画素を間引いて走査するためのスキップモードとを切り換えて上記撮像素子を駆動制御することが可能な駆動部と、

上記撮像素子からスキップモードで読み出されたデータ を記憶する第1のメモリと、

上記撮像素子からブロックモードで読み出されたデータを記憶する第2のメモリと、

上記第1および第2のメモリに記憶された各データを一つのモニタ上で別々の画像として表示可能な如くデータ変換して出力する表示出力部と、

上記表示出力部から出力された各データを全体表示の画像および部分拡大表示の画像として表示することが可能な表示手段とを備え、上記撮像素子の駆動を所定の画面数ごとに切り換える制御を行ない、上記全体表示と部分拡大表示とを動画像表示するようになされたことを特徴とする撮像装置。

【請求項3】上記二つの画像の各繰り返し周期が変化するように、上記撮像素子の駆動を切り換える際の画面数の比率を変更する手段を備えていることを特徴とする請求項1又は2記載の撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、被写体をモニタ画面上でモニタリングすることが可能な撮像装置に関する。

[0002]

【従来の技術】従来の高精細撮像装置は、撮像素子をランダムアクセスし撮像素子中の任意の画素を読み出し可能な構成となっていない。このため、撮影前において被写体に対する画角合わせを行なうに際し、画素を所定の 50

間引き率で間引いた全体表示が行なえるように、全画素分のデータを記憶している全画素メモリから間引き読み出しを行い、これをNTSC(National Television System Committee)モニタに送り込み、全体表示するものとなっている。また、撮影前において被写体に対するピント合わせを行なうに際し、所定ブロック範囲の画素を間引かずに部分拡大表示が行えるように、上記全画素メモリからブロック読み出しを行い、これをNTSCモニタに送り込み、部分拡大表示するものとなっている。

【0003】図10は従来の撮像装置の一例を示すブロック図である。図10に示すように、コントローラ701は、動画像の全画素表示、部分拡大表示、静止画像記録の切り換えを行えるように、後述のスイッチ705及びスイッチ710を切り換え制御等を行なうものである。駆動部702は、CCD(Charge Coupled Device)撮像素子703を駆動する。CCD撮像素子703は、駆動されることにより外部(被写体)から入射する光に基づき、露光、光電変換、信号(アナログ画像信号)の読み出し等を行なう。この結果、CCD撮像素子703からアナログ画像信号が出力される。A/D変換部704は、上記CCD撮像素子14からのアナログ画像信号をディジタル画像データに変換する。

【0004】スイッチ705は、コントローラ701によって切り替え制御され、A/D変換部704からのディジタル画像データを全画素メモリ706又はバッファメモリ713に送る。全画素メモリ706は、A/D変換部704からの画像データを記憶する。

【0005】メモリ読出部707は、間引き読出回路708およびブロック読出回路709を備えている。間引き読出回路708は、全画素メモリ706に記憶された画像データから間引き読み出しを行ない、間引きデータを生成する。ブロック読出回路709は、全画素メモリ706に記憶された画像データから所定ブロック範囲について画素を間引かずに読み出し、ブロックデータを生成する。

【0006】スイッチ710は、コントローラ701によって切り替え制御され、全画素メモリ706に記憶された画像データを間引き読出回路708又はブロック読出回路709に送る。

【0007】表示出力部711は、上記メモリ読出部707により全画素メモリ706から読み出された間引きデータ又はブロックデータを標準テレビジョン信号に変換し、モニタ712に出力する。モニタ712は、被写体のモニタリング用として使用され、撮影前において被写体の画角合わせやピント合わせを行なう際に使用される。モニタ712の画面712a上には、前記間引きデータに基づく全体表示又は部分拡大表示がなされる。

【0008】バッファメモリ713は、A/D変換部704から送られてくる画像データを一時的に記憶する。 ハードディスク714は、バッファメモリ713から送

られてくる画像データを保管する。このハードディスク714は、撮影(画像記録)を行なう際に使用される。【0009】図10の構成の撮像装置においては、全体表示と部分拡大表示のいずれかをモニタ上で見ることはできるが、全体表示と部分拡大表示との両方を同時に見

ることはできないという不都合がある。

【0010】図11は、従来の撮像装置の他の構成例を示すブロック図である。この撮像装置は、前述の撮像装置(図10)における全画素メモリ706,表示出力部711及びモニタ712をそれぞれ2台ずつ設け、二つ10の全画素メモリ706に間引き読出回路708とブロック読出回路709とを別々に接続したものとなっている。かくして一方のモニタ712の画面7126に部分拡大表示を行なりものとなっている。

[0011]

【発明が解決しようとする課題】上述した従来の装置で は、被写体の全体表示および部分拡大表示を行なうため に、全画素メモリ706に全画素分のデータを一旦記憶 させておき、この全画素メモリ706から必要に応じて 間引き読み出しやブロック読み出しが行われる。このた め、全画素メモリ706に画像データが記憶されてから 読み出されるまでにかなりの時間を要することになる。 例えば、全画素数が2000画素×2000画素のCC D撮像素子を10MHzの駆動周波数で駆動して読み出 す場合、1画面分の画像データの読み出しに0.4秒か かる。これはNTSC方式による繰り返し周期が 0.0 33秒であることを考えると、かなり長い時間が費やさ れることを意味する。したがって、繰り返し周期の長い 動画しか得られず、撮影前の画角合わせやピント合わせ 30 の使い勝手が悪くなる。NTSC方式による場合と同じ 0.033秒の繰り返し周期を実現するためには、駆動 周波数を120MHzにする必要がある。このようにし た場合には、回路構成が複雑化する上、高価な部品を採 用しなけれならない。また、全画素分のデータを格納で きるように全画素メモリ706の容量を定める必要があ るので、大型化する難点がある。

【0012】図10の構成の撮像装置においては、全体表示と部分拡大表示のいずれかをモニタ上で見ることはできるが、全体表示と部分拡大表示との両方を同時に見ることはできないという不都合がある。また、図11の構成の装置においては二つのモニタ712によって全体表示と部分拡大表示の両方を同時に見ることができるが、全画素メモリ706,表示出力部711およびモニタ712を2台ずつ用意する必要がある。このため、撮像装置全体の構成が複雑となり、製造コストが高くなる。

【0013】本発明の目的は下記の撮像装置を提供することにある。

(a) 撮影前の画角合わせやピント合わせのための画像表 50

示を迅速かつ的確に行なうことが可能な撮像装置。

- (b) 一つのモニタ上において繰り返し周期の短い全体表示の画像と部分拡大表示の画像とを同時に見ることが可能な撮像装置。
- (c) 装置全体の構成が簡潔で製造コストが低い撮像装置。

[0014]

【課題を解決するための手段】上記課題を解決し目的を 達成するために、本発明は以下に示す手段を用いてい る。

(1)本発明の撮像装置は、光電変換面に形成された全 画素のうちの所定の画素のデータを読み出すことが可能な撮像素子と、上記撮像素子における全画素のうち、所 定のブロック内の画素を走査するためのブロックモードと全画素について所定の間引き率で特定画素を間引いて 走査するためのスキップモードとを切り換えて上記撮像素子を駆動制御することが可能な駆動部と、上記撮像素子からスキップモードで読み出されたデータを記憶する 第1のメモリと、上記撮像素子からブロックモードに み出されたデータを記憶する第2のメモリと、上記第1 および第2のメモリに記憶された各データを一のモータ上で別々の画像として表示可能な如くデータ変換して 出力する表示出力部と、を備えたものとなっている。

【0015】(2)本発明の撮像装置は、光電変換面に 形成された全画素のうちの所定の画素のデータを読み出 すことが可能な撮像素子と、上記撮像素子における全画 素のうち、所定のブロック内の画素を走査するためのブ ロックモードと全画素について所定の間引き率で特定画 素を間引いて走査するためのスキップモードとを切り換 えて上記撮像素子を駆動制御することが可能な駆動部 と、上記撮像素子からスキップモードで読み出されたデ ータを記憶する第1のメモリと、上記撮像素子からブロ ックモードで読み出されたデータを記憶する第2のメモ リと、上記第1および第2のメモリに記憶された各デー タを一つのモニタ上で別々の画像として表示可能な如く データ変換して出力する表示出力部と、上記表示出力部 から出力された各データを全体表示の画像および部分拡 大表示の画像として表示することが可能な表示手段とを 備え、上記撮像素子の駆動を所定の画面数ごとに切り換 える制御を行ない、上記全体表示と部分拡大表示とを動 画像表示するようになされたものとなっている。

【0016】(3)本発明の撮像装置は、上記(1)又は(2)に記載した撮像装置であって、かつ、上記二つの画像の各繰り返し周期が変化するように、上記撮像素子の駆動を切り換える際の画面数の比率を変更する手段を備えたものとなっている。

[0017]

【発明の実施の形態】

(第1実施形態)図1は本発明の第1実施形態に係る撮像装置の構成を示すブロック図である。図1に示す入力

装置11は、操作者が本撮像装置に対して各種の指示を与えるために使用されるものであり、パーソナルコンピュータ等で構成されている。この入力装置11上で、操作者は図示しないマウス等を用い、ディスプレイ上で各種の設定や命令を行えるようになっている。例えば、本撮像装置に対してスタートアップやシャットダウンを指示したり、後述するCMD(Charged Modulation Device) 撮像素子14の駆動モードの設定や切り換えを指示したりできるようになっている。また、スキップ走査に関する間引き数の設定変更や、ブロック走査に関するブロックサイズや位置の設定変更(被写体に対する焦点位置の変更)等も行えるようになっている。

【0018】コントローラ12は、この撮像装置全体の制御を行なうものであり、例えばマイクロコンピュータ等で構成されている。このコントローラ12には図示しないROM(Read Only Memory)等が内蔵されており、このROMには上記シーケンシャル制御の手順を定義する各種のプログラムが格納されている。コントローラ12は、入力装置11からの各種の指示に応じるとともに、シーケンシャル制御を行なう必要があれば上記ROMに 20格納されている各種プログラムのうち、所定のプログラムを実行する。

【0019】コントローラ12は、撮影のための処理を行なうように入力装置11から指示を受けた場合、CM D撮像素子14から全画素走査で画像データを送り出して1画面分の画像データをハードディスク22に保管させるように処理する。すなわち、この場合のコントローラ12は、CMD撮像素子14を全画素モードで駆動すべきことを示す駆動モード信号を駆動部13に送るとともに、A/D変換部15を介して送られてくる画像デー 30 タがバッファメモリ21に送られるようにスイッチ16 を制御する。なお全画素モードは、全画素を走査するためのモードである。

【0020】一方、コントローラ12は、撮影前のモニ タリングのための処理(画角合わせやピント合わせのた めの処理)を行なうように入力装置11から指示を受け た場合、CMD撮像素子14からスキップ走査による画 像データおよびブロック走査による画像データを交互に 送り出してモニタ20上の画面20aおよび画面20b にそれぞれを表示させるように処理する。すなわち、こ の場合のコントローラ12は、CMD撮像素子14をス キップモードで駆動すべきことを示す駆動モード信号お よびブロックモードで駆動すべきことを示す駆動モード 信号を交互に駆動部13に送るとともに、A/D変換部 15を介して送られてくる画像データが、全体表示メモ リ17および部分拡大表示メモリ18に交互に送られる ようにスイッチ16を制御する。なお、スキップモード は、画素を間引いて走査するための駆動モードである。 一方、ブロックモードは、一部の(所定範囲の)画素を 間引かずに走査するための駆動モードである。

【0021】また、コントローラ12は、CMD撮像素子14を駆動する際に、全体表示メモリ17,部分拡大表示メモリ18,表示出力部19等の各々に対して処理のタイミングをとるための同期信号を送る。

【0022】駆動部13は、コントローラ12により指定された駆動モードでCMD撮像素子14を駆動する。すなわち、駆動部13は、コントローラ12から送られる駆動モード信号に応じ、その駆動モード信号に示される駆動モードに対応したタイミングパルスを発生してCMD撮像素子14に与える。これにより、CMD撮像素子14は上記タイミングパルスにより駆動されることになる。

【0023】CMD撮像素子14は、外部(被写体)から入射されてくる光に基づき、露光、光電変換、信号(アナログ画像信号)の読み出しを行なう。なお、本実施形態で使用されるCMD撮像素子14は、例えばその駆動周波数が10MHz、全画素数が2000画素×2000画素となっている。また、CMD撮像素子14は、ランダムアクセス可能な撮像素子であり、駆動部13によりアクセスされるようになっている。この場合、CMD撮像素子14は、ブロックモード、スキップモード、全画素モードのうちいずれかの駆動モードで駆動される。

【0024】A/D変換部15は、上記CMD撮像素子14から読み出されたアナログ画像信号をディジタル画像データに変換する。この変換により生成された画像データは、スイッチ16を介して全体表示メモリ17,部分拡大表示メモリ18及びバッファメモリ21のいずれかに送られる。

【0025】スイッチ16は、コントローラ12によっ て切り替え制御され、画像データの送出先が決定される ようになっている。全体表示メモリ17は、例えば50 0画素×500画素分の記憶容量を備えており、送られ てくるスキップ走査による画像データを一時的に記憶す る。部分拡大表示メモリ18も、例えば500画素×5 00画素分の記憶容量を備えており、送られてくるブロ ック走査による画像データを一時的に記憶する。上記全 体表示メモリ17および部分拡大表示メモリ18に記憶 された画像データは、水平1ライン分ごとに交互に読み 出されて表示出力部19に送られるようになっている。 【0026】表示出力部19は、上記全体表示メモリ1 7および部分拡大表示メモリ18から交互に送られてく る画像データを標準テレビジョン信号に変換し、これら を動画像としてモニタ20の表示画面上に映出する。す なわち、表示出力部19は、全体表示メモリ17内の水 平1ライン分の画像データをモニタ20上の水平1ライ ン分の左半分(画面20a内)に画像として映出し、部 分拡大表示メモリ18内の水平1ライン分の画像データ をモニタ20上の水平1ライン分の右半分(画面20b 50 内)に画像として映出する。表示出力部19は、上記の

20

処理を繰り返すことにより全体表示の動画像および部分 拡大表示の動画像を同一のモニタ20上に映出する。

【0027】モニタ20は、全体表示の画面20aおよび部分拡大表示の画面20bを通して被写体のモニタリングが行えるようになっており、撮影前に被写体について画角合わせやピント合わせを行なう際に使用される。なお、このモニタ20は、例えばNTSC方式に準拠している。また、モニタ20は、例えばCRTディスプレイ,液晶ディスプレイ,プラズマディスプレイ,EL(Electronic Luminecence)ディスプレイ等を用いて構成されており、本装置に内蔵される内蔵タイプのものであっても構わない。【0028】バッファメモリ21は、A/D変換部15から送られてくる全画素走査による画像データを一時的に記憶する。このバッファメモリ21からは、ハードディスク22の記録速度に合わせて画像データが送り出される。ハードディスク22は、バッファメモリ21から

ク22は、撮影(画像記録)を行なう際に使用される。 【0029】なお、本撮像装置による撮影においては、 図5の(a)に示すデータ列のように全画素走査による 画像データ(全画素データ)がCMD撮像素子14より 出力される。一方、撮影前のモニタリングのための処理 においては、図5の(b)に示すデータ列のように、ス キップ走査による画像データ(間引きデータ)とブロッ ク走査による画像データ(ブロックデータ)とが交互に 出力される。

送られてくる画像データを保管する。このハードディス

【0030】「CMD撮像素子の説明」図2は、CMD 撮像素子14の構成を示す回路構成図である。このCM D撮像素子14は、2次元アレイ状に配列されたCMD からなる画素201を主体として構成されている。画素 群201のうち、列方向に配列された画素201に対応 して設けられた水平選択線202,列選択のための水平 走査回路203,水平選択線202に対応して設けられ た水平選択スイッチ204, 水平選択スイッチ204に 共通に接続された出力信号線205、前記水平走査回路 203に1対1に対応して設けられた水平記憶部20 6, 行方向に配列された画素201に対応して設けられ た垂直選択線207,行選択のための垂直走査回路20 8, 垂直選択線207に対応して設けられた垂直レベル 40 ミックス回路210,前記垂直走査回路208に1:1 に対応して設けられた垂直記憶部209とで構成されて いる。

【0031】CMD画素201は、光電変換が行われる一つの単位画素であり、本実施形態では、この画素201が水平、垂直共に前述の通り2000画素程度配列されている。

【0032】水平選択線202は、光電変換された信号 パルス (ΦV1~6 を読み出す線であり、各画素201のソースに接続され れぞれ独立に垂直にている。各画素201のソースは、列毎に同じ水平選択 50 に接続されている。

線202に接続されている。水平選択スイッチ204 は、水平選択線202を選択するためのスイッチであ り、すべての水平選択スイッチ204の他端は出力信号 線205にそれぞれ接続されている。水平選択スイッチ 204を選択制御する制御端子は、それぞれ独立に水平

走査回路203に接続されている。

【0033】出力信号線205は、画素201からの光電変換された信号を時系列に読み出す信号線である。水平走査回路203は、水平選択スイッチ204を選択制御するための水平選択パルス(ΦHST)を順次転送するシフトレジスタで構成されており、外部からの制御パルス(ΦHCL)によりシフトレジスタ全段をクリアする機能を持っている。そして、この水平走査回路203は水平駆動パルス(ΦH1~ΦH3)で駆動され、各段の出力をそれぞれ独立に水平選択スイッチ204の制御端子に与えるものとなっている。水平記憶部206は、上記水平走査回路203を構成している。シフトレジスタの各段に1対1に対応して設けられ、外部からの制御パルスにより上記シフトレジスタの転送パルスの位置情報の保存、及び保存情報を上記シフトレジスタへロードする機能をもつ記憶部である。

【0034】垂直選択線207は、画素201を後述す る所望の電位にするための選択線であり、各画素201 のゲートは行毎に同一垂直選択線に接続されている。し たがって、各画素201の電位は行毎に制御することが できる構造になっている。これらの垂直選択線207 は、それぞれ垂直レベルミックス回路210に接続され ている。この垂直レベルミックス回路210は、接続さ れた垂直選択線207の電位を所望のタイミングで切り 30 換える回路である。切り換え制御される電位には、画素 201に電荷を蓄積するための蓄積電位(VAC)、画 素201の余剰電荷を排出するオーバーフロー電位(V OF)、画素201から信号を読み出すためのリード電 位(VRD)、画素201の電荷を排出するリセット電 位(VRS)の4種類がある。なお、垂直レベルミック ス回路210において、ΦVAR, ΦVAA, ΦVAO は切り換え制御パルスであり、これらのパルスが印加さ れると、垂直走査回路の転送パルスの状態に拘わらず、 全ての画素 2 0 1 に対し、リセット電位 (VRS) 、蓄 積電位(VAC)、オーバーフロー電位(VOF)が印 加される。

【0035】垂直走査回路208は、読み出しが行われる垂直選択線207を順次選択するための垂直選択パルス(Φ VST)を、順次転送するシフトレジスタで構成されている。この垂直走査回路208は外部からの制御パルス(Φ VCL)によりシフトレジスタ全段をクリアする機能を持っている。また垂直走査回路208は垂直パルス(Φ V1 \sim Φ V3)で駆動され、各段の出力はそれぞれ独立に垂直レベルミックス回路210の制御端子に接続されている。

【0036】垂直記憶部209は、上記垂直走査回路2 08を構成している。シフトレジスタの各段に1対1に 対応して設けられており、外部からの制御パルスにより シフトレジスタの転送パルスの位置情報の保存、及び保 存情報をシフトレジスタへロードする機能をもつ記憶部 である。なお、各CMD画素のドレインには、図示しな いドレインバイアスが印加されるようになっている。

【0037】「全画素走査時の動作説明」上記のように 構成されているCMD撮像素子14の全画素走査時の動 作について説明する。CMD撮像素子14から映像信号 10 を出力させる場合、CMD画素201の各行に印加する 電位としては、前述した四つの電位を時系列に組み合わ せたパルスが必要になる。読み出し選択行においては、 映像信号の有効期間中には画素から信号を読み出すため のリード電位(VRD)、水平ブランキング期間中は電 荷を排出するためのリセット電位(VRS)となり、非 選択行においては、映像信号の有効期間中は電荷蓄積を するための蓄積電位(VAC)、水平ブランキング期間 中は余剰電荷を排出するためのオーバーフロー電位(V OF)となることが必要とされている。

【0038】まず、垂直選択パルス(ΦVST)が垂直 走査回路208を構成するシフトレジスタの一番下のレ ジスタに供給されると、垂直レベルミックス回路210 により一番下の行の垂直選択線207がリード電位(V RD) にされる。これにより、垂直選択線207を介し て行方向の全ての画素201のゲートがリード電位にな り、読み出し準備が完了する。このとき選択されていな い他の行の全ての画素201の各ゲート電位は、垂直レ ベルミックス回路210により蓄積電位(VAC)にさ れる。これにより、他の行の画素201の信号はカット オフされている。

【0039】次いで、水平選択パルス(ΦHST)が水 平走査回路203を構成するシフトレジスタの一番左の レジスタに供給されると、このレジスタの出力端に接続 された水平選択スイッチ204がアクティブになる。こ れにより、一番左の水平選択線202に接続された列の 画素201の内、リード電位 (VRD) なっている一番 下の画素201の信号が、出力信号線205より読み出 される。水平走査回路203は、水平駆動パルス(ΦH 1及び Φ H2)により水平選択パルス(Φ HST)を順 40 次右方向に転送することによって、リード電位(VR D) になっている一番下の行の画素201の信号が、左 より順番に読み出される。

【0040】選択行の全ての画素201の読み出しが完 了した後の水平ブランキング期間において、垂直レベル ミックス回路210により選択行の画素201のゲート 電位がリセット電位にされると、その垂直選択線207 に接続された行の全ての画素201の電荷が排出され る。また、このタイミングにおいて垂直レベルミックス

バーフロー電位が印加され、余剰電荷の排出が行われ る。

【0041】選択行の読み出し、リセット動作が完了す ると、垂直走査回路208に垂直駆動パルス (ΦV1及 びΦV2) が与えられ、垂直選択パルス (ΦVST) が 順次図2へ送られる。この送り動作に応じて前述した水 平走査動作が繰り返し行なわれる。これにより、CMD 撮像素子14は図2の左下の画素から右上の画素に至る まで、全ての画素201が順次読み出されることにな る。

【0042】「ブロック走査時の動作説明」CMD撮像 素子14のブロック走査時の動作について説明する。こ のブロック走査は、二つのモードにより実現される。-つは、ブロック読み出しの開始位置の指定モード、他の 一つは読み出しモードである。

【0043】まず、ブロック読み出しの開始位置の指定 モードについて説明する。水平走査回路203及び垂直 走査回路208のそれぞれに、水平選択パルス (ΦHS) Τ) 及び垂直選択パルス (Φ V S T) が印加されると、 これらの選択パルスがブロック読み出しを開始したい任 意の位置まで転送される。ここで、水平走査開始位置記 億パルス (ΦHTB) により、水平走査回路203の転 送パルス (水平選択パルス) の状態が、水平記憶部20 6に記憶される。また、垂直走査回路208においても 同様に、垂直走査開始位置記憶パルス (ΦVTB) によ り、垂直走査回路208の転送パルス(垂直選択パル ス)の状態が垂直記憶部209に記憶される。

【0044】次に、読み出しを行なうときは、前述した 全画素走査時の水平選択パルス (ΦΗST) の代わり 30 に、水平走査開始位置ロードパルス (ΦHLD) が印加 される。そうすると、水平記憶部206に記憶されてい る開始位置情報が水平走査回路203にロードされるた め、その開始位置情報が示す開始位置から読み出しが行 われる。そして、任意の位置で走査を終了する場合は、 水平走査回路クリアパルス (ΦΗСL) を印加する。そ うすると、水平走査回路全段がクリアされるため、その 位置で走査は終了することになる。また、垂直走査回路 208についても、垂直走査開始位置ロードパルス (Φ VLD)と垂直走査回路クリアパルス(ΦVCL)を用 いることにより、同様に走査することができる。これに よりCMD撮像素子14の所要ブロックすなわち、その 光電変換領域内における任意の画素位置から任意の画素 位置までのブロックの読み出しが実現可能となる。

【0045】「スキップ走査時の動作説明」CMD撮像 素子14のスキップ走査時の動作について説明する。図 3は水平走査回路203及び垂直走査回路208のシフ トレジスタの回路構成を示す図である。まず、全画素走 査時には、図3において、Φ1入力ラインに接続される クロック型インバータ311,312,…と、Φ2入力 回路210により非選択行の画素201のゲートにオー 50 ラインに接続されるクロック型インバータ321,32

2,…とが交互にアクティブにされる。こうすることに より、選択パルスΦSTは順次転送される。これによ \emptyset , Φ SRn, Φ SR (n+1), Φ SR (n+2), …が順次出力される。

【0046】これに対し、スキップ走査時には、水平走 査回路203, 垂直走査回路208の各シフトレジスタ が、駆動パルス Φ 1, Φ 2ではなく駆動パルス Φ 1, Φ 3で駆動される。Φ3が印加されるクロック型インバー タ331,332,…は、それぞれクロック型インバー タ311,312,…を通じて4段先のクロック型イン 10 バータに接続されているため、これにより、ΦSRn, Φ SR (n+4), Φ SR (n+8), …が順次出力さ れる。

【0047】上記駆動方法を、水平走査回路203及び 垂直走査回路208の各走査回路について行なうことに よって、スキップ走査を実現できる。また、シフトレジ スタに Φ 4, Φ 5を追加して、8段先や16段先などに 遷移するシフトレジスタも容易に実現できる。これによ り、CMD撮像素子14について任意の画素数のスキッ プ駆動を実現することができる。つまり、画素間引き率 が可変なスキップ走査を行える。

【0048】「駆動部の説明」図4は、図1における駆 動部13の内部構成を詳細に示すブロック図である。前 述したCMD撮像素子14の各読み出しを行なうため、 駆動部13にはそれぞれに対応したブロック走査駆動信 号発生部402, スキップ走査駆動信号発生部403, 全画素走査駆動信号発生部404が設けられている。そ して、それぞれの駆動信号発生部で、前述した水平及び 垂直駆動パルス (ΦH1~ΦH3, ΦV1~ΦV3)、 水平及び垂直選択パルス(ΦHST、ΦVST)、水平 及び垂直走査回路クリアパルス (ΦΗСL, ΦVC L)、水平及び垂直走査開始位置記憶パルス (ΦHT B, ΦVTB)、水平及び垂直走査開始位置ロードパル ス (Φ HLD, Φ VLD) が生成される。これらの駆動 パルスは、コントローラ12からの駆動モード信号によ り駆動信号切換回路401で選択され、駆動モードに応 じた駆動パルス信号が出力されるようになっている。

【0049】「撮像装置の動作説明」図6~図8を参照 して、第1実施形態による撮像装置の動作を説明する。 まず最初に、図6のフローチャートを参照して、撮影時 の処理について説明する。操作者が入力装置11を通じ て撮影を行なう旨の指示を送ると、コントローラ12は この指示に応じ、CMD撮像素子14から全画素走査で 画像データを送り出して1画面分の画像データをハード ディスク22に保管させるための処理を開始する。

【0050】まず、コントローラ12は、CMD撮像素 子14をスキップモードで駆動すべきことを示す駆動モ ード信号を駆動部13に送る。そうすると駆動部13 は、コントローラ12から送られる駆動モード信号に応

したタイミングパルスを発生してCMD撮像素子14に 送る。これにより、CMD撮像素子14は全画素モード で駆動されることになる(ステップA1)。

【0051】そして、駆動されたCMD撮像素子14か らは、全画素についてのアナログ画像信号が読み出され る(ステップA2)。アナログ画像信号は、A/D変換 部15によりディジタル画像データに変換され、スイッ チ16へ送られる。このとき、上記コントローラ12 は、A/D変換部15から送られてくる画像データがバ ッファメモリ21に送られるようにスイッチ16を制御 する。これにより、A/D変換部15から送られてくる 画像データが順にバッファメモリ21に記憶される(ス テップA3)。バッファメモリ21内に画像データが送 られて1画面分が蓄積されると、その1画面分の画像デ ータがハードディスクに保管される(ステップA4)。 【0052】次に、図7および図8のフローチャートを 参照して、撮影前のモニタリングのための処理(画角合 わせやピント合わせのための処理)について説明する。 この撮影前のモニタリングのための処理においては、操 作者が入力装置11を通じて撮影前のモニタリングを行 なう旨の指示を送ると、コントローラ12はこの指示に 応じ、CMD撮像素子14からスキップ走査による画像 データおよびスキップ走査による画像データを交互に (例えば1画面ずつ交互に) 送り出し、モニタ20上の 画面20aおよび画面20bにそれぞれを表示させるた めの処理を開始する。以下、図7に示す画像データが各 種の表示メモリに記憶されるまでの記憶処理と、図8に 示す記憶処理の後に画像がモニタ上に表示されるまでの

【0053】図7において、コントローラ12は、CM D撮像素子14をスキップモードで駆動すべきことを示 す駆動モード信号を駆動部13に送る。そうすると駆動 部13は、コントローラ12から送られる駆動モード信 号に応じ、その駆動モード信号に示されるスキップモー ドに対応したタイミングパルスを発生させ、CMD撮像 素子14に送る。これにより、CMD撮像素子14はス キップモードで駆動されることになる(ステップB 1)。

表示処理(図8)とに分けて説明する。

【0054】そして、駆動されたCMD撮像素子14か らは、所定の間引き率で画素が間引かれた1画面分のア ナログ画像信号が読み出される(ステップB2)。例え ば間引き率が縦横ともに1/4であれば、全画素数(2 000画素×2000画素) のうち500画素×500 画素分が間引かれて読み出される。アナログ画像信号 は、A/D変換部15によりディジタル画像データに変 換され、スイッチ16へ送られる。このとき、上記コン トローラ12は、A/D変換部15から送られてくる画 像データが全体表示メモリ17に送られるようにスイッ チ16を制御する。これにより、A/D変換部15から じ、その駆動モード信号に示される全画素モードに対応 50 送られてくる1画面分の画像データが全体表示メモリ1

7に記憶される(ステップB3)。

【0055】次に、コントローラ12は、CMD撮像素 子14をブロックモードで駆動すべきことを示す駆動モ ード信号を駆動部13に送る。そうすると駆動部13 は、コントローラ12から送られる駆動モード信号に応 じ、その駆動モード信号に示されるブロックモードに対 応したタイミングパルスを発生してCMD撮像素子14 に送る。これにより、CMD撮像素子14はブロックモ ードで駆動されることになる(ステップB4)。

【0056】そして、駆動されたCMD撮像素子14か らは、所定の大きさのブロック (画面全体の一部) から なる1画面分のアナログ画像信号が読み出される (ステ ップB5)。例えばブロックの大きさが画面全体の1/ 16であれば、全画素数 (2000画素×2000画 素) のうち500画素×500画素分が読み出される。 アナログ画像信号は、A/D変換部15によりディジタ ル画像データに変換され、スイッチ16へ送られる。こ のとき上記コントローラ12は、A/D変換部15から 送られてくる画像データが部分拡大表示メモリ18に送 られるようにスイッチ16を制御する。これによりA/ D変換部15から送られてくる1画面分の画像データが 部分拡大表示メモリ18に記憶される(ステップB 6)。ステップB6の処理が終わると、ステップB1に 再び戻って上記一連の処理を繰り返す。次に、記憶処理 の後に画像がモニタ上に表示されるまでの表示処理につ いて説明する。

【0057】図8において、まず、全体表示メモリ17 に記憶されている画像データ (間引きデータ) の水平1 ライン分が表示出力部19に送られる。この水平1ライ ン分の画像データは、表示出力部19により標準テレビ 30 ジョン信号に変換された後、モニタ20上の水平1ライ ン分の左半分(画面20a内)に画像として出力される (ステップC1)。次に、部分拡大表示メモリ18に記 憶されている画像データ (ブロックデータ) の水平1ラ イン分が表示出力部19に送られる。この水平1ライン 分の画像データは、表示出力部19により標準テレビジ ョン信号に変換された後、モニタ20上の水平1ライン 分の右半分(画面20b内)に画像として出力される (ステップC2)。ステップC2の処理が終わると、ス テップC1に再び戻って上記一連の処理を繰り返す。 【0058】これにより、CMD撮像素子14からスキ ップ走査による画像データおよびブロック走査による画 像データが1画面ずつ交互に送り出され、モニタ20上

【0059】上記第1実施形態によれば、スキップ走査 およびブロック走査のために全画素の画像データを一時 記憶する全画素メモリ706やそのメモリ読出部707 が不要となる。また、全体表示の画面と部分拡大表示の 画面を両方を同時に得るための全画素メモリ706、読 50 秒となる。

の画面20 a および画面20 b にそれぞれが動画像とし

て出力される。

み出し回路708 (又は709),表示出力部711お よびモニタ712を2台ずつ用意する必要もなくなる。 代わりに、本実施形態では全画素メモリ706よりも記 憶容量の小さい全体表示メモリ17と部分拡大表示メモ リ18が採用される。このため、撮像装置全体の構成を 簡潔にし、サイズを縮小し、製造コストを低減すること が可能となる。

【0060】また、第1実施形態によれば、全画素メモ リ706およびメモリ読出部707を使用していないた め、CCD撮像素子703から全画素読み出して全画素 メモリ706に記憶し、メモリ読出部707により全画 素データを間引きデータやブロックデータに一旦変換す るような処理は不要となる。従って、1画面分の間引き データ(又は、ブロックデータ)を出力するのに要する 時間(繰り返し周期)は0.025秒であり、間引きデ ータとブロックデータを1画面ずつ交互に出力する際に 要する時間は0.05秒である。このため、繰り返し周 期が短く(20画面/秒)、被写体をモニタリングする のに好適な動画像を得ることが可能となる。

【0061】また、第1実施形態によれば、一つのモニ タ20上で繰り返し周期が短い全体表示の画面20aと 部分拡大表示の画面20bの両方を同時に見ることがで きるので、撮影前の画角合わせやピント合わせをより容 易に行なうことが可能となる。

【0062】上記実施形態では、スキップ走査とブロッ ク走査をそれぞれ1画面単位で切り換える場合を説明し たが、両者の走査時間の比率を変えることも可能であ る。この比率を変える指示は、入力装置11を通じて行 われる。この場合の変形例(二つ)を以下に説明する。 【0063】 (第1変形例) 画角合わせのためにモニタ 上の全体表示の画面に注目してモニタリングしたい場合 には、スキップ走査時間の比率が大きくなるように、例 えば9:1の画面数の比率でスキップ走査とブロック走 査を切り換え制御する。すなわち、この場合のコントロ ーラ12は、CMD撮像素子14をスキップモードで駆 動すべきことを示す駆動モード信号およびブロックモー ドで駆動すべきことを示す駆動モード信号を9:1の比 率で交互に駆動部13に送るとともに、A/D変換部1 5を介して送られてくる画像データが全体表示メモリ1 7および部分拡大表示メモリ18に9:1の比率で交互 に送られるようにスイッチ16を制御する。

【0064】これにより、CMD撮像素子14からスキ ップ走査による画像データおよびブロック走査による画 像データが9:1の比率で交互に送り出されて、それぞ れが9:1の画面数の比率でモニタ20上の画面20a および画面20bに出力される。この場合、1画面分の 間引きデータを出力するのに要する時間(繰り返し周 期)は0.028秒となり、1画面分のブロックデータ を出力するのに要する時間(繰り返し周期)は0.25

する。すなわち、コントローラ12は、CMD撮像素子14をブロックモードで駆動すべきことを示す駆動モード信号だけを駆動部13に送るとともに、A/D変換部15を介して送られてくる画像データが全体表示メモリ17だけに繰り返して送られるようにスイッチ16を制

16

御する。さらに、コントローラ12は、スイッチ23を 「切」の状態にする。

【0065】上記第1変形例によれば、注目してモニタリングしたい方の画面20a又は20b上に、繰り返し周期の短い動画像を出力させることができる。また、注目する必要のない方の画面上にも動画像が出力されるため、何ら問題なく被写体を充分にモニタリングすることができる。したがって、被写体をモニタリングする際の使い勝手をより一層向上させることが可能となる。

【0066】(第2変形例)ピント合わせのためにモニタ上の部分拡大表示の画面に注目してモニタリングしたい場合には、スキップ走査を行わずにブロック走査だけ 10を行なうように制御する。すなわち、この場合のコントローラ12は、CMD撮像素子14をブロックモードで駆動すべきことを示す駆動モード信号だけを駆動部13に送るとともに、A/D変換部15を介して送られてくる画像データが部分拡大表示メモリ18だけに繰り返して送られるようにスイッチ16を制御する。これにより、全体表示メモリ17からは、最後に記憶された画像データだけが送り出されて、静止画像としてモニタ20上の画面20aに出力される。一方、部分拡大メモリ18からは、繰り返し周期の短い画像データが送り出される。

【0067】上記第2変形例によれば、部分拡大表示の画面20b上に、繰り返し周期の短い動画像を出力させることができる。この場合、ブロック走査だけを行っているので、1画面分の間引きデータを出力するのに要する時間(繰り返し周期)は0.025秒となり、本装置で実現可能な繰り返し周期のうち最も繰り返し周期の短い動画像を出力させることができる。また、この部分拡大表示の画面20bからピント合わせの対象となる部分の詳細について十分に観察できるため、全体表示の画面20bからピント合わせを行なう際の使い勝手をより一層向上させることが可能となる。

【0068】(第2実施形態)図9は、本発明の第2実施形態に係る撮像装置の構成を示すブロック図である。なお、前述の第1実施形態と共通する構成要素については同一符号を付し、その説明を省略する。以下、第1実施形態と異なる点を中心に説明する。この第2実施形態が第1実施形態(図1)と異なる点は、部分拡大表示メモリ18と表示出力部19との間にスイッチ23が設けられた点である。このスイッチ23は、前述のコントローラ12によってその入/切が制御されるようになっている。なお、画角合わせを行なうときには「切」の状態にされ、それ以外のときには「入」の状態にされる。

【0069】コントローラ12は、第1実施形態において説明した機能に加えて次のような機能を有している。コントローラ12は、撮影前の画角合わせのための処理を行なうように入力装置から指示を受けた場合、ブロック走査を行わずにスキップ走査だけを行なうように制御50

【0070】これにより、部分拡大表示メモリ18に記憶されていた画像データは、表示出力部19には送り出されないので、モニタ20上には画像が出力されない。一方、全体表示メモリ17からは、繰り返し周期の短い画像データが送り出されて、動画像としてモニタ20上に出力される。この場合、全体表示メモリ17から送り出された画像データは、モニタ20の画面全体に(画面20c内に)出力される。なお、第1実施形態のようにモニタ20の左側の画面20a上に出力するように構成してもよい。

【0071】第2実施形態によれば、画角合わせを行なう際には不要となる部分拡大表示の画面はモニタ上に現れず、必要となる全体表示の画面20cだけが現れるので、モニタリングがしやすくなる。さらに、部分拡大表示の画面20c上(モニタの画面全体に)に、繰り返し周期の短い動画像を出力させることができる。この場合、スキップ走査だけを行っているので、本装置で実現可能な繰り返し周期のうち最も繰り返し周期の短い動画像を出力させることができる。したがって、画角合わせを行なう際の使い勝手をより一層向上させることが可能となる。

い動画像を出力させることができる。また、この部分拡 【0072】 (実施形態のまとめ)上述した実施形態に大表示の画面20bからピント合わせの対象となる部分 30 示された撮像装置の構成及び作用効果をまとめると次のの詳細について十分に観察できるため、全体表示の画面 通りである。

【0073】[1] 実施形態に示された撮像装置は、光電変換面に形成された全画素のうちの所定の画素のデータを読み出すことが可能な撮像素子14と、上記撮像素子14における全画素のうち、所定のブロック内の画素を走査するためのブロックモードと全画素について未変の間引き率で特定画素を間引いて走査するためのスキップモードとを切り換えて上記撮像素子14を駆動制御することが可能な駆動部13と、上記撮像素子14からブロックモードで読み出されたデータを記憶する全体表示メモリ17と、上記撮像素子14からブロックモードで読み出されたデータを記憶する部分拡大表示メモリ18と、上記第1および第2のメモリ17,18に記憶された各データを一つのモニタ上で別々の画像として表示可能な如くデータ変換して出力する表示出力部19と、を備えたものとなっている。

【0074】上記撮像装置においては、次のような利点がある。すなわち、スキップ走査およびブロック走査のために全画素の画像データを一時記憶する全画素メモリ706やそのメモリ読出部707が不要となる。また、

全体表示の画面と部分拡大表示の画面を両方を同時に得 るための全画素メモリ706、読み出し回路708(又 は709),表示出力部711およびモニタ712を2 台ずつ用意する必要もなくなる。代わりに、本実施形態 では全画素メモリ706よりも記憶容量の小さい全体表 示メモリ17と部分拡大表示メモリ18が採用されるた め、撮像装置全体の構成が簡潔になり、サイズが縮小さ れ、製造コストが低減されることになる。

【0075】また、全画素メモリ706およびメモリ読 出部707を使用していないため、メモリ読出部707 10 により全画素データを間引きデータやブロックデータに 一旦変換するような処理は不要となる。

【0076】さらに、全画素メモリ706やそのメモリ 読出部707を採用せずに全体表示メモリ17と部分拡 大表示メモリ18を採用した構成となっているため、繰 り返し周期が短く、被写体をモニタリングするのに好適 な動画像を得ることが可能となる。

【0077】また、一つのモニタ上で繰り返し周期が短 い全体表示の画面と部分拡大表示の画面の両方を同時に 見ることができるので、撮影前の画角合わせやピント合 20 わせをより容易に行なうことが可能となる。

【0078】[2] 実施形態に示された撮像装置は、光 電変換面に形成された全画素のうちの所定の画素のデー タを読み出すことが可能な撮像素子14と、上記撮像素 子14における全画素のうち、所定のブロック内の画素 を走査するためのブロックモードと全画素について所定 の間引き率で特定画素を間引いて走査するためのスキッ プモードとを切り換えて上記撮像素子14を駆動制御す ることが可能な駆動部13と、上記撮像素子14からス キップモードで読み出されたデータを記憶する全体表示 30 メモリ17と、上記撮像素子14からブロックモードで 読み出されたデータを記憶する部分拡大表示メモリ18 と、上記第1および第2のメモリ17,18に記憶され た各データを一つのモニタ上で別々の画像として表示可 能な如くデータ変換して出力する表示出力部19と、上 記表示出力部19から出力された各データを全体表示の 画像および部分拡大表示の画像として表示することが可 能なモニタ20とを備え、上記撮像素子14の駆動を所 定の画面数ごとに切り換える制御を行ない、上記全体表 示と部分拡大表示とを動画像表示するようになされたも 40 のとなっている。

【0079】上記撮像装置においては、上記[1]と同 様の作用効果を奏する上、モニタ20を備えているた め、被写体のモニタリングが一層容易なものとなる。

[3] 実施形態に示された撮像装置は、上記 [1] 又は [2] に記載した撮像装置であって、かつ、上記二つの 画像の各繰り返し周期が変化するように、上記撮像素子 14の駆動を切り換える際の画面数の比率を変更する手 段12を備えたものとなっている。

【0080】上記撮像装置においては、上記 [1] 又は 50 (b) 一つのモニタ上において繰り返し周期の短い全体表

[2] と同様の作用効果を奏する上、次のような利点が ある。すなわち、注目してモニタリングしたい方の画面 20a又は20b上に、繰り返し周期の短い動画像を出 力させることができる。また、注目する必要のない方の 画面上にも動画像が出力されるため、何ら問題なく被写 体を充分にモニタリングすることができる。したがっ て、被写体をモニタリングする際の使い勝手をより一層 向上させることが可能となる。

【0081】[4]実施形態に示された撮像装置は、上 記[1]又は[2]に記載した撮像装置であって、か つ、被写体のピント合わせを行なう際には上記駆動部1 3は上記撮像素子14をブロックモードで駆動し、上記 全体表示メモリ17に記憶されたデータが動画像の代わ りに静止画像として上記モニタ20上で部分拡大表示さ れるものとなっている。

【0082】上記撮像装置においては、上記[1]又は [2] と同様の作用効果を奏する上、次のような利点が ある。すなわち、部分拡大表示の画面20b上に、繰り 返し周期の短い動画像を出力させることができる。この 場合、本装置で実現可能な繰り返し周期のうち最も繰り 返し周期の短い動画像を出力させることができる。ま た、この部分拡大表示の画面20bからピント合わせの 対象となる部分の詳細について十分に観察できるため、 全体表示の画面20a上に出力される画像が静止画であ っても何ら問題は無い。したがって、ピント合わせを行 なう際の使い勝手をより一層向上させることが可能とな

【0083】[5] 実施形態に示された撮像装置は、上 記[1]又は[2]に記載した撮像装置であって、か つ、上記部分拡大表示メモリ18から上記表示出力部1 9へのデータの伝送を遮断することが可能なスイッチ2 3を備え、被写体の画角合わせを行なう際には上記デー タの伝送は遮断され、上記モニタ20の部分拡大表示が 無表示になるものとなっている。

【0084】画角合わせを行なう際には不要となる部分 拡大表示の画面20bはモニタ20上に現れずに必要と なる全体表示の画面20aだけが現れるので、モニタリ ングがしやすくなる。さらに、部分拡大表示の画面20 b上(モニタの画面全体に)に、繰り返し周期の短い動 画像を出力させることができる。この場合、スキップ走 査だけを行っているので、本装置で実現可能な繰り返し 周期のうち最も繰り返し周期の短い動画像を出力させる ことができる。したがって、画角合わせを行なう際の使 い勝手をより一層向上させることが可能となる。

[0085]

【発明の効果】本発明によれば、下記のような作用効果 を奏する撮像装置を提供できる。

- (a) 撮影前の画角合わせやピント合わせのための画像表 示を迅速かつ的確に行なうことが可能な撮像装置。

示の画像と部分拡大表示の画像とを同時に見ることが可 能な撮像装置。

(c) 装置全体の構成が簡潔で製造コストが低い撮像装 層。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係る撮像装置の全体構 成を示すブロック図。

【図2】図1に示すCMD撮像素子の構成例を示すブロ ック図。

【図3】図2に示すCMD撮像素子における水平走査回 10 22,714 ハードディスク 路及び垂直走査回路を構成するシフトレジスタの回路構 成を示す図。

【図4】図1に示す駆動部の内部構成を示すブロック 図。

【図5】上記第1実施形態においてCMD撮像素子から 出力されるデータ列を示す模式図。

【図6】上記第1実施形態における撮影時の処理を示す フローチャート。

【図7】上記第1実施形態におけるモニタ時の記憶処理 を示すフローチャート。

【図8】上記第1実施形態におけるモニタ時の表示処理 を示すフローチャート。

【図9】本発明の第2実施形態に係る撮像装置の全体構 成を示すブロック図。

【図10】従来の撮像装置の第1の構成例を示すブロッ ク図。

【図11】従来の撮像装置の第2の構成例を示すブロッ ク図。

【符号の説明】

11 入力装置

12, 701 コントローラ

13,702 駆動部

* 14 CMD撮像素子

15, 704 アナログ/ディジタル (A/D) 変換部

16, 23, 705, 710 スイッチ

17 全体表示メモリ

18 部分拡大表示メモリ

19,711 表示出力部

20.712 モニタ

20a~20c, 712a~712c 画面

21, 713 バッファメモリ

201 画素

202 水平選択線

203 水平走査回路

204 水平選択スイッチ

205 出力信号線

206 水平記憶部

207 垂直選択線

208 垂直走査回路

209 垂直記憶部

20 210 垂直レベルミックス回路

311, 312, … クロック型インバータ

321, 322, … クロック型インバータ

331,332, … クロック型インバータ

401 駆動信号切換回路

402 ブロック走査駆動信号発生部

403 スキップ走査駆動信号発生部

404 全画素走查駆動信号発生部

703 CCD撮像素子


706 全画素メモリ


30 707 メモリ読出部


708 間引き読出回路


709 ブロック読出回路


【図3】














【図10】

